Ontwerp van hoogperformante CMOS versterkers voor wireline communicatie

Dit doctoraatsonderzoek onderzoekt de mogelijkheid tot integratie van hoogperformante line drivers voor wireline communicatie in standaard bulk CMOS technologie. Uitdagingen hierbij zijn het realiseren van voldoende hoog lineair uitgangsvermogen voor signalen met hoge PAPR en dit bij een zo hoog mogelijke efficientie. Het genereren van hoog vermogen in standaard bulk CMOS technologie wordt beperkt door de lage voedingsspanning. In dit onderzoek worden verschillende circuit technieken (stacking, impedantie transformatie) gecombineerd om een hoog uitgangsvermogen te bekomen. Deze nieuwe ontwerpen worden gesimuleerd, gefabriceerd en opgemeten.