Multi-GHz bandbreedte vermogen-efficiënte Nyquist A/D conversie: architectuur- en circuitinnovaties in diepgeschaalde CMOS

De analoog-naar-digital converter (ADC) kan beschouwd worden als een fundamentele pijler van de moderne elektronica door zijn centrale rol in praktisch elke toepassing die overdracht van informatie van de fysieke (analoge) wereld naar het digitale domein vereist. Deze conversie vereist het overwinnen van tal van uitdagingen die het gevolg zijn van de complexe en multifunctionele aard van ADC’s, die extra uitdagend zijn als er strikte prestatie-eisen gesteld worden. Bovendien moet de ADC, als brug tussen de analoge en digitale wereld, overweg kunnen met de niet-idealiteiten van de analoge wereld en tegelijk de technologische vooruitgang van de digitale wereld proberen te benutten.

De snelgroeiende vraag naar signalen met een grotere bandbreedte en herprogrammeerbare systemen heeft de behoefte aan ADCs met multi-GHz bemonsteringsfrequentie en bandbreedte doen ontstaan. Zulke ADCs krijgen steeds meer aandacht in zowel de industrie als in onderzoeksinstituten omdat ze vereist zijn voor de volgende generatie van draadloze en bedrade technologieën, radarsystemen in auto’s en hoogwaardige instrumentatie. Deze systemen zijn een grote drijvende kracht naar hogere snelheden, gecombineerd met een geleidelijke verbetering van nauwkeurigheid en energiezuinigheid om hun mogelijkheden naar nieuwe niveaus te tillen. Verschillende uitdagingen op circuit-, architectuur-, en systeemniveau moeten overwonnen worden om dit mogelijk te maken in het multi-GHz bereik. Traditionele analoge oplossingen zijn moeilijk vol te houden vanwege de voortdurende schaling van de technologie die wordt gedreven door de vraag naar meer functionaliteit voor een lagere kostprijs en een verbetering van de prestaties in het digitale domein.

Dit proefschrift stelt een analytische aanpak voor die leidt tot innovatieve circuit-, architectuur- en systeemoplossingen in diep-geschaalde CMOS om de nauwkeurigheid·snelheid÷vermogen van multi-GHz bandbreedte ADCs te maximaliseren. Deze aanpak begint bij het identificeren van de dominante foutbronnen in praktische convertor circuits en een kwantitatieve beoordeling van hun impact op de totale ADC prestaties. Zodoende worden de fundamentele nauwkeurigheid-snelheid-vermogen limieten van deze circuits bepaald en wordt er begrip opgebouwd over de mogelijke prestaties van elementaire ADC bouwblokken. Deze analyse wordt uitgebreid naar het architecturale niveau door het introduceren van modellen die het mogelijk maken om hoog-presterende ADC architecturen, zoals de flash, SAR, pijplijn en pijplijn-SAR ADC, te vergelijken. De SAR ADC blijkt de optimale architectuur te zijn voor lage tot matige resoluties voor een groot bereik van bemonsteringsfrequenties, terwijl de hybride pijplijn-SAR ADC met meer dan twee trappen een veelbelovende kandidaat is voor matige tot hoge resoluties. Om inzicht te krijgen op systeemniveau en op de perifere blokken, wordt een model geïntroduceerd om directe, de-multiplexing en herbemonstering tijdsinterleaver architecturen kwantitatief te vergelijken in termen van bereikbare bandbreedte en bemonsteringsnauwkeurigheid. De kracht van de geïntroduceerde analyses wordt aanzienlijk vergroot door technologie-effecten toe te voegen van vier CMOS-technologieën; 65nm, 40nm, 28nm en 16nm, waardoor meer inzicht wordt verkregen in zowel de architectuur- als de technologiekeuze voor optimale prestaties voor bepaalde specificaties.

Om de haalbaarheid van de voorgestelde oplossingen aan te tonen, worden drie multi-GHz prototype IC’s geïmplementeerd in 28nm CMOS en geverifieerd met metingen, en wordt er nog één geïmplementeerd in 16nm FinFET CMOS. (1) Een 28nm CMOS, drietraps, drievoudige-latch comparator met een grote totale versterking, minimaal aantal gestapelde transistors en parallelle directe/feed-forward paden wordt geïntroduceerd die de absolute vertraging, vertragingshelling en robuustheid ten opzichte van conventionele topologieën verbetert, voor een gelijkwaardige ruis en vermogen. (2) Een 7-bits, één-kanaals SAR ADC voorgesteld met een semi-asynchrone werking, een bootstrapped ingangsschakelaar met dubbele lus, een drievoudige dynamische comparator en een Unit-Switch-Plus-Cap DAC. Deze functies maken een bemonsteringsfrequentie van 1.25GS/s en een bandbreedte van >5GHz mogelijk. Het 28nm CMOS prototype presteert gunstig in vergelijking met de state-of-the-art, meer bepaald op het vlak van bemonsteringsfrequenties en nauwkeurigheidsdegradatie over de volledige bandbreedte voor een gelijkaardig vermogen, oppervlakte en FoM. (3) Een 5GS/s, 12-bit, passieve bemonstering, RF ADC pakt de uitdagingen van hoge ingangsbandbreedte en hoge spectrale zuiverheid aan bij afwezigheid van een ingangsbuffer met een geminimaliseerd resistief/capacitief ingangsnetwerk. De lage jitter-kloksignaalketen op de chip resulteert in een hoge monsterzuiverheid, terwijl een drietraps, hybride pijplijn-SAR sub-ADC de energie-efficiëntie optimaliseerd. Gecombineerd met op maat ontworpen analoge/digitale kalibratie verbetert de spectrale prestaties over de volledige bandbreedte. Het 28nm CMOS prototype heeft een ingangsbandbreedte van >6GHz en presteert significant beter dan de state-of-the-art breedbandige tijdsinterleavede RF ADC’s. (4) Een 16nm analoog/RF front-end behaalt een bandbreedte hoger dan >30GHz met een |IMD3|>61dB en een NSD<-157dBFS/Hz. Een gedistribueerde filter absorbeert de ESD-capaciteit en levert een breedbandige variable verzwakking. De klasse-AB gelineariseerde versterking en buffer na de filter verbeteren de bandbreedte, ruis en lineariteit in vergelijking met de state-of-the-art.