< Terug naar vorige pagina

Project

Ontwerp van Hoge-Snelheid Hoge-Resolutie CMOS ADCs voor Communicatie Systemen

Hoogwaardige analoog-naar-digitaal converters (ADC's) zijn zeer gevraagd door moderne instrumentatie, data-acquisitie en draadlijn / draadloze communicatiesystemen. De behoefte aan hoge snelheid gaat echter altijd gepaard met een hoog stroomverbruik en een groot gebied, aangezien versterkers met grote bandbreedte en analoge apparaten met lage ruis en hoge lineariteit verplicht zijn om te voldoen aan de strenge eisen van hoge snelheidswerking. Voordelen van technologische schaalvergroting en de flexibiliteit van digitale circuits verhogen de ontwerpuitdagingen naar versterkers met hoge versterking, lage ruis en hoge lineariteit, waardoor de moeilijkheid van het implementeren van verschillende ADC-architecturen met traditionele analoge technieken wordt verhoogd. Nieuwe toepassingen die constant betere prestaties op het gebied van snelheid en nauwkeurigheid vereisen, hebben een behoefte gecreëerd aan energie-efficiënte ADC's in de bemonsteringsfrequentie van GHz en een gemiddeld tot hoog effectief oplossingsbereik. Het overwegend digitale karakter van ADC's voor opeenvolgende benaderingen van het volgsysteem maakt hen een goede kandidaat voor een energie-efficiënt en schaalbaar ontwerp dat de bovengenoemde uitdagingen overwint, maar de sequentiële werking beperkt de toepasbaarheid ervan in het bemonsteringsbereik van GHz. Het is van groot belang om de afwegingen systematisch te bestuderen en te begrijpen bij het realiseren van dergelijke multi-GS / s, low power ADC's. Het doel van dit onderzoekswerk is om eerst de trade-offs te begrijpen bij het realiseren van SAR-ADC's met laag vermogen en mediumhoge resolutie in het bemonsteringsfrequentiebereik van GHz. Door deze wisselwerking te begrijpen, zal een nieuwe architectuur worden voorgesteld die dient als een ontvangend front-end voor communicatiesystemen en zal een prototype-chip worden gerealiseerd. Time-Interleaving-concepten zullen worden onderzocht om de efficiëntie van SAR-ADC's naar hogere frequenties te vergroten en er zullen kalibratieschema's worden gebruikt om de mismatches tussen de verweven ADC-kanalen op een efficiënte manier te corrigeren.

Datum:12 jan 2015  →  10 nov 2018
Trefwoorden:High-Speed ADCs, ADCs
Disciplines:Nanotechnologie, Ontwerptheorieën en -methoden
Project type:PhD project