< Terug naar vorige pagina

Project

Nieuwe geheugentopologieën mogelijk gemaakt door IGZO in de BEOL voor DRAM-toepassing

De laatste decennia heeft de schaalverlaging van technologie gelijke tred gehouden met de marktvraag in de halfgeleiderindustrie. We hebben echter veel problemen met het voortzetten van de schaalverlaging. Meer specifiek wordt het DRAM-domein geconfronteerd met veel problemen voor apparaatschaling. Zoals bekend bestaat de DRAM-cel uit 1-cel transistor en 1-condensator. Op basis van deze configuratie komen de kritieke uitdagingen uit twee aspecten. Ten eerste is het met de technologie-schaling niet eenvoudig om de bestaande prestaties van celtransistor te behouden met een hogere aan-stroom voor prestaties en een lagere uit-stroom voor de retentietijd. Ten tweede wordt de celcondensator ook blootgesteld aan de grote uitdaging die de absolute detectiemarge sterk domineert. De celcapaciteit moet dus voldoende getal hebben in combinatie met bitlijnbelasting. In dit werk wordt IGZO-FET voorgesteld om de celtransistor te vervangen en een van de grote smaken van IGZO-FET is een superlage lekkage en BEOL-vriendelijke functie. Op basis van deze voordelen wordt nieuw geheugen onderzocht met verschillende bitcelconfiguraties: 1T1C, 2T0C en 2T1C. Concluderend is de beoogde toepassing van op IGZO gebaseerd nieuw geheugen voor DRAM-vervanging, die gevalideerd zal worden met Si-metingen. Ook zullen deze verkenningen niet alleen betrekking hebben op de 2D-array, maar ook op de configuratie van de 3D-array en kan het een doorbraak zijn om verder te gaan met het verkleinen van het DRAM-domein.

Datum:28 aug 2019  →  Heden
Trefwoorden:semiconductor, memory, DRAM, circuit, design, OSFET, IGZO-FET, BEOL,1T1C, 2T0C, 2T1C, leakage, current
Disciplines:Andere elektlektrotechniek en elektronica niet elders geclassificeerd
Project type:PhD project