< Terug naar vorige pagina

Project

Karakterisatie van de gate-stack betrouwbaarheid van III-V kanaal MOSFETs

Het continu schalen van de metaaloxidehalfgeleiderveldeffecttransistor (MOSFET) voor meer dan 5 decennia heeft de gestage toename van transistorprestaties en -dichtheid mogelijk gemaakt, terwijl de relatieve kosten werden verlaagd. Deze factoren leidden tot een enorme groei van de halfgeleiderindustrie en het is opmerkelijk dat silicium altijd het voorkeurskanaalmateriaal is geweest.

De reis van het opschalen van op Si-kanalen gebaseerde MOSFET's was een uitdaging vanwege een groot aantal problemen, zoals korte kanaaleffecten, en gate-oxide schaallimiet, en in het bijzonder, lage aandrijfstroom. Velen werden overwonnen met slimme technische oplossingen, wat zelfs leidde tot een commercieel verkrijgbaar 7nm CMOS-technologie-knooppunt (anno 2019). MOSFET's voor mobiele applicaties waren echter nodig om een hoge stuurstroom te leveren bij een lage bedrijfsspanning (laag vermogen). Hiertoe kwamen alternatieve kanaalmaterialen met hoge intrinsieke carrier-mobiliteiten, zoals InGaAs en SiGe, naar voren als veelbelovende kandidaten. Hoewel InGaAs MOS-apparaten met verbeterde prestaties al zijn gedemonstreerd, blijft hun Bias Temperature Instability (BTI) -betrouwbaarheid op lange termijn een punt van zorg.

In dit werk demonstreren we een gate-stack voor InGaAs-apparaten die voldoet aan alle BTI-doelen voor DC-werking, terwijl de hoge kanaalmobiliteit (~ 3500 cm2 / V-s) en voldoende AAN-stroom voor een 0,75V III-V-technologie behouden blijven. We hebben ook waargenomen dat de BTI-betrouwbaarheid van InGaAs-apparaten slechter is bij lagere temperaturen, in tegenstelling tot die bij Si-channel-apparaten, wat een kennelijke BTI-activering met tegengestelde temperatuur impliceert. Nieuwe elektrische karakteriseringstechnieken en semi-empirische modellen werden ontwikkeld die (i) de engineering mogelijk maakten van een gate-stack met noodzakelijke elektrische eigenschappen voor verbeterde BTI-betrouwbaarheid, en (ii) een diepgaand begrip van de impact van temperatuur op BTI-degradatie.

De slechte gate-stack-betrouwbaarheid wordt toegeschreven aan de ongunstige uitlijning van defectenergieverdelingen met de kanaalgeleidingsband, zodanig dat een hoge defectdichtheid toegankelijk is voor kanaaldragers bij laag werkende oxide-velden. Een semi-empirisch model werd ontwikkeld dat nauwkeurig de oxide-veldafhankelijkheid van de toegepaste gate-spanning schat en verder de effectieve ladingdefectdichtheid berekent om de experimentele resultaten te reproduceren. Dit model werd gebruikt om de defectenergiedistributies van verschillende gate-stacks te vergelijken en uiteindelijk om een drielaagse gate-stack te ontwikkelen voor InGaAs MOS-apparaten met een gunstiger afstemming van defectenergiedistributies, noodzakelijk om alle BTI-betrouwbaarheidsdoelen te halen.

De ogenschijnlijke activering van de tegengestelde temperatuur van ladingsvangst in het gate-oxide bleek specifiek te zijn voor InGaAs-apparaten en vereiste daarom een meer fundamenteel inzicht in de oorsprong van de verhoogde Vde-afbraak. De Non-radiative Multiphonon (NMP) -theorie, die het ladingopvangproces vanuit het microscopisch-fysische perspectief beschrijft, werd gebruikt om de distributies van activeringsenergieën analytisch te modelleren voor ladingafvang en emissie in / uit de poortoxyde-defecten. De activeringsenergieën werden vervolgens omgezet in Kaarten voor Capture / Emission Time (CET). Een grondige analyse van de CET-kaarten bevestigde dat de verhoogde Vde-afbraak bij lagere temperaturen het gevolg is van verschillende eigenschappen geassocieerd met de meerdere subpopulaties van oxide-defecten, actief in het meetbereik. We concludeerden verder dat een dergelijke analyse essentieel is voor een nauwkeurige schatting van langdurige BTI-degradatie onder zowel DC- als AC-werkomstandigheden, terwijl we ook een robuust semi-empirisch modelleringsinstrument hebben dat een directe associatie heeft met de microscopische mechanismen die BTI veroorzaken .

Datum:1 nov 2014 →  25 feb 2019
Trefwoorden:Semiconductor Physics, Transistor reliability, III-V Technology, Reliability Characterization
Disciplines:Nanotechnologie, Ontwerptheorieën en -methoden, Fysica van gecondenseerde materie en nanofysica
Project type:PhD project