< Terug naar vorige pagina

Project

Het plaatsen van data in een hybride geheugenhiërarchie van non-volatiele caches en scratchpads

Traditionele geheugentechnologieën kampen met fundamentele limieten bij het schalen naar steeds kleinere productieprocessen. SRAM technologie, typisch gebruikt in verschillende niveaus van de on-chip cache geheugenhiërarchie, toont integratieproblemen en een hoog statische energieverbruik te wijten aan lekstromen. In de laatste jaren zijn verschillende non-volatiele geheugentechnologieën ontwikkeld, die een deel van de problemen van traditionele technologieën oplossen, maar ook belangrijke afwegingen introduceren, voornamelijk in verband met schrijfenergie en latency (toegangstijd). Het doel van dit onderzoeksproject is om een efficiënte systeemgeheugenhiërarchie te verkennen en nadien voor te stellen. De hiërarchie zou hybride zijn, zowel vanuit een technologiestandpunt (SRAM / STT-MRAM / SOT-MRAM) als vanuit een systeemstandpunt (cachegeheugen gecontroleerd door hardware of scratchpad geheugen gecontroleerd door software). Op hetzelfde moment worden methodologieën ontwikkeld om de data toe te wijzen aan de juiste geheugenelementen in deze hiërarchie. De verkenning zal gebeuren in verschillende applicatiedomeinen in de context van ingebedde systemen met energiebeperkingen, zoals IoT nodes of gateways. Er wordt uitgegaan van een aantal gemeenschappelijke kenmerken van systemen in dit domein: multi-core architectuur, mogelijks heterogeen (zoals ARM big.LITTLE), met één privaat cacheniveau, en een of meerdere gedeelde cacheniveaus.

Datum:20 mei 2019  →  Heden
Trefwoorden:hybrid hierarchy, sram, stt-mram, sot-mram, computer architecture, cache, scratchpad, nvram, memory mapping, optimization, memory technology, cpu
Disciplines:Geheugenmanagement, Architectuur van het computersysteem
Project type:PhD project