< Terug naar vorige pagina

Project

Epitaxiale groei bij lage temperatuur en materiaal karakterisatie van Ga + B co-gedoteerd Si1-xGex met het oog op elektrische component toepassingen

De continue miniaturisatie van geïntegreerde schakelingen (IC’s) vergt een verkleining van de individuele componenten, het gebruik van nieuwe materialen en het ontwerp van steeds maar nieuwe componenten. Een reductie van de transistor afmetingen verkleint het oppervlakte van de source en drain (S/D) gebieden waardoor hun contactweerstand toeneemt en de prestaties van de transistor afneemt. De klassieke aanpak van dit probleem, nl. het opdrijven van de doteringconcentratie, blijkt niet meer te werken. Dit probleem kan enkel opgelost worden met een alternatieve aanpak waarbij een juiste materiaalkeuze en de beste procestechnologie centraal staan. Recent zijn onderzoekers begonnen nieuwe dopanten te bestuderen zoals Ga voor p-type MOS componenten. Voor Ga geïmplanteerd Si0.4Ge0.6 werd een lagere contactweerstand gerapporteerd. Deze technologie vraagt echter een ongewenst hoog thermisch budget (laser anneal) en op wafers met een patroon was het doteringsprofiel niet uniform. Een betere techniek is epitaxiale groei waar de lagen bij lagere temperatuur en met een uniform doteringsprofiel gedeponeerd kunnen worden. Tevens kan de depositie beperkt worden tot blootgestelde halfgeleider oppervlaktes. Tijdens mijn doctoraat zal ik de epitaxiale groei van groep-IV halfgeleiders d.m.v. chemische groei uit de gasfase bij zeer lage procestemperaturen onderzoeken. Ik zal vooral aandacht hebben voor Ga + B co-gedoteerd SiGe waarbij de contactweerstand de ultieme succesparameter is.

Datum:20 mei 2019 →  31 okt 2023
Trefwoorden:Contact resistance, CVD, CMOS, Epitaxy, Source/Drain
Disciplines:Halfgeleiders en semimetalen
Project type:PhD project