< Terug naar vorige pagina

Project

Geautomatiseerde Ontwerp-voor-Testen en op Dataleren Gebaseerde Methodes voor het Testen van Analoge en Gemengd-Signaal Geïntegreerde Schakelingen

Valdatie en Testing zijn belangrijke stappen bij het ontwerpen van analoge en gemengde-signaal geintegreerde schakelingen. Beiden hebben nodig aan uitgebreide en herhaalde simulaties met het ook of variabiliteit van procces, voeding en temperatuur en daarnaast ook mogelijke fabricatiedefecten. Deze hebben zeer langen rekentijden tot gevolg, zeker voor grotere circuits. Het doel van dit PhD project is het onderzoeken en demonstreren van efficientere, alternatieve technieken die lange, tijd-intensieve simulaties moeten vervangen, door gebruik van technieken uit de formele verificatie and interval bounding. Dit zou moeten resulteren in een efficientere aanpak met goede schaalbaarheid.

Datum:6 okt 2016 →  15 dec 2023
Trefwoorden:Algorithmic Testing and Verification, Analog and Mixed-Signal Circuits
Disciplines:Nanotechnologie, Ontwerptheorieën en -methoden
Project type:PhD project