Een flexibele straling geharde All-Digital PLL / CDR voor HEP-chipsets

In dit project zal een stralingsgeharde, volledig digitale PLL / Clock-Data Recovery (ADPLL) worden ontwikkeld. ADPLL's verschillen van traditionele PLL's (CPLL) van de ladingpomp door het lusfilter in het digitale domein te implementeren. Ze gebruiken een digitaal gestuurde oscillator (DCO) in plaats van een spanningsgestuurde oscillator (VCO). Deze circuits zijn zeer digitaal en profiteren van recente verbeteringen van digitale nanoschaaltechnologieën. Het doel van dit project is de ontwikkeling van een ADPLL-kern met een programmeerbare uitvoerfrequentie met een groot bereik om verschillende toepassingen te ondersteunen. De ADPLL wordt volledig beschermd tegen single-event-verstoringen met Triple-Modular Redundancy (TMR) in de digitale kern. Omdat de analoge lusfilters worden vervangen door hun digitale tegenhangers, kan de gehele lus worden beschermd met redundantie. Er is een flexibele en programmeerbare loopbesturing gepland die op verschillende toepassingen kan worden afgestemd.