< Terug naar vorige pagina

Project

Een embedded RISC-V processor bestand tegen het lekken van informatie

Hardware-aanvallen zijn doeltreffende technieken om geheime gegevens uit digitale schakelingen te halen. Door het monitoren van fysiek waarneembare signalen tijdens het draaien of door actief met een apparaat te knoeien, kan een aanvaller gevoelige toepassingsgegevens aan het licht brengen. Dit kan gaan van zelfontwikkelde AI-modellen, wachtwoorden, of cryptografische sleutels tot de volledige firmware code. Bijzonder gevoelig is het IoT-landschap, omdat de daar gebruikte apparaten vaak met behulp van algemeen beschikbare microcontrollers worden gemaakt. Deze microcontrollers hebben geen specifieke bescherming ingebouwd tegen hardware-aanvallen. Het doel van dit project is het ontwerpen en implementeren van embedded processorarchitecturen met ingebouwde afweer tegen het lekken van informatie. Het uitgangspunt is een basis kern, geschreven in HDL, compatibel met de open RISC-V ISA. De focus ligt bij het herontwerpen van kritische eenheden in de verschillende fasen van het ontwerp om zo datalekken te voorkomen en mogelijke fouten te detecteren. Dit zal worden gedaan met behulp van nieuwe benaderingen die een combinatie zijn van data randomisatie en vermogensbalanceringsstrategieën op niveau van de architectuur. De prestatie- en veiligheidsgaranties van de resulterende architecturen zullen empirisch worden geëvalueerd met behulp van FPGA-platformen.
Datum:2 dec 2020 →  30 sep 2022
Trefwoorden:digital design, RISC-V, hardware attacks
Disciplines:Embedded systems