Veilige Hardware voor Post-Quantum Cryptografie

Nieuwe cryptografische standaarden, resistent tegen aanvallen met quantum computers, zijn recent ontwikkeld om de huidige publieke sleutel algoritmes (RSA & ECC) te vervangen. Efficiente en veilige hardware implementaties (FPGA & ASIC) van deze standaarden zijn een essentieel onderdeel van de 'real-world' uitrol. Maar, de computationele complexiteit en significante grootte van de data waarmee deze operaties uitgevoerd worden, zorgen ervoor dat het design van efficiente co-processoren of instructie set extensies complex is. Het doel van deze PhD thesis is om nieuwe technieken, strategieen en architecturen voor deze nieuwe algoritmes te beveiligen in hardware te ontwikkelen, designen en implementeren. De voornaamste focus van dit onderzoek is op implementaties voor 'embedded devices', die een gelimiteerd power/energie budget hebben of zeer compact moeten zijn. Bovendien is het noodzakelijk dat implementaties beschermd zijn tegen 'physical attacks', zoals 'side-channel' en 'fault attacks', wat typisch voor een significant verhoogde implementatie kost zorgt.