< Terug naar vorige pagina

Project

Een energiezuinige voltage-time hybride ADC met hoge lineariteit en PVT-ongevoeligheid

Analoog-naar-digitaal-omzetters (ADC's) spelen een belangrijke rol in geïntegreerde schakelingen met gemengd signaal. Een ADC zet analoge signalen om in digitale signalen die kunnen worden verwerkt door Digital Signal Processors (DSP's). Naarmate de verwerkingssnelheid toeneemt, moeten de prestaties van de ADC voldoen aan strengere eisen, zoals hoge snelheid, hoge resolutie, laag vermogen, goede PVT-stabiliteit, enz. Hoewel sommige volwassen topologieën al vele jaren zijn geïmplementeerd, bijvoorbeeld Successive Approximation Register (SAR) ADC, de meeste verwerken signalen in het spanningsdomein. Naarmate de technologie echter schaalt en de voedingsspanning daalt, is het een uitdaging om een spanningsdomein-ADC te ontwerpen zonder de signaal-ruisverhouding (SNR) te verslechteren. Om de ontwerpproblemen op te lossen die worden veroorzaakt door digitaal gestuurde technologieën, heeft tijddomeinconversie steeds meer aandacht getrokken. Onlangs zijn Time-to-Digital Converters (TDC's) belangrijk geworden in mixed-signal circuits, zoals volledig digitale PLL's/DLL's en tijddomein-ADC's, dankzij hun schaalvriendelijke karakteristiek bij lage voedingsspanningen. De minst significante bit (LSB) stap van tijddomein-ADC's kan zo klein zijn als enkele tot enkele tientallen picoseconden, wat meer geschikt is voor toepassingen met een hoge resolutie dan die van spanningsdomein-ADC's. Aan de andere kant hebben spanningsdomein-ADC's nog steeds voordelen ten opzichte van tijddomein-ADC's. Een SAR-ADC werkt bijvoorbeeld energiezuinig met een matige resolutie en snelheid. Daarom is het aantrekkelijk om de voordelen van spanningsdomein- en tijddomein-ADC's samen te voegen om een grootschalige signaalwerking en energie-efficiëntie van de spanningsdomeintopologie en hoge resolutie van de tijddomeinwerking te bereiken. Bovendien beperkt de traditionele eentraps ADC het potentieel om de afweging tussen resolutie en snelheid te doorbreken. Desalniettemin kan de tweetraps- of pijplijnstructuur een hoge resolutie behouden terwijl deze in een hogesnelheidsbereik werkt. Het doel van dit doctoraatsproject is het onderzoeken en ontwikkelen van nieuwe ADC-architecturen die de grenzen van de state-of-the-art op het gebied van resolutie en snelheid verleggen. Ook zullen verschillende prototype-ADC's worden ontworpen, geïmplementeerd, afgeplakt en gemeten om de real-world prestaties van de nieuwe topologieën te verifiëren. De onderzoeksresultaten worden gepubliceerd op topconferenties (ISSCC, VLSI, ASSCC, ESSCIRC, CICC) en in toptijdschriften (JSSC).

Datum:27 sep 2021 →  Heden
Trefwoorden:Time-based ADC, Hybrid ADC, High efficiency
Disciplines:Analoge, RF- en mixed-signal geïntegreerde circuits
Project type:PhD project