< Terug naar vorige pagina

Project

Het plaatsen van data in een hybride geheugenhiërarchie van non-volatiele caches en scratchpads

Traditionele geheugentechnologieën worden geconfronteerd met aanzienlijke beperkingen naarmate het schaalproces vordert. De SRAM-technologie, doorgaans gebruikt in verschillende niveaus van on-chip cache-hiërarchieën, begint integratieproblemen te vertonen en heeft een hoog statisch energieverbruik als gevolg van toenemende lekstromen. In de afgelopen jaren zijn verschillende niet-volatiele geheugentechnologieën ontwikkeld (PCM, ReRAM, STT-MRAM, SOT-MRAM, enz.) die sommige problemen van traditionele technologieën oplossen, maar met belangrijke compromissen, vooral op het gebied van toegangstijd en schrijfenergie.
In deze onderzoeksproefschrift heeft de kandidaat verschillende oplossingen onderzocht om een efficiënte architectuur voor geheugensystemen te creëren. Het probleem is benaderd door verschillende elementen te combineren en heterogene geheugenorganisaties te creëren, zowel vanuit een technologisch oogpunt (SRAM en STT-MRAM) als vanuit een systeembeheer oogpunt (een cache aangestuurd door hardware en een scratchpad aangestuurd door software).
Het onderzoek is vergezeld van een gedetailleerde haalbaarheidsstudie van de geïmplementeerde veranderingen, waarbij de energie- en prestatie-impact is geanalyseerd met standaard benchmarksets. In het geval van hybride cache-scratchpad-architecturen is ook een aangepast beleid voor gegevenstoewijzing ontwikkeld om te beslissen welke delen van de gegevens het meest zouden profiteren van handmatig beheer. Voor dit werk moest een uitgebreide profileringmethodologie worden opgezet om informatie over geheugentoegang te extraheren uit doeltoepassingen, met als doel patronen en metingen te detecteren die kunnen worden gebruikt voor de plaatsingsbeslissingen. Bovendien is ervan uitgegaan dat de ontwerper niet noodzakelijkerwijs toegang heeft tot de originele broncode van toepassingen, wat inhoudt dat er wordt gewerkt met binaire bestanden voor zowel de profilering als de handhaving van beleid.
Alle voorgestelde wijzigingen zijn geëvalueerd in de context van algemene ingebedde systemen met energiebeperkingen, zoals mobiele apparaten, edge nodes of gateways. Voor het experimentele gedeelte zijn tools voor modellering van softwareapparaten op hoog niveau en systematische simulatietools gebruikt, met uitgebreide aanpassingen om de doelarchitecturen volledig weer te geven. In alle voorgestelde configuraties is aangetoond dat het mogelijk is aanzienlijke energiewinsten te behalen, met een acceptabele prestatievermindering.

Datum:20 mei 2019 →  20 mei 2023
Trefwoorden:hybrid hierarchy, sram, stt-mram, sot-mram, computer architecture, cache, scratchpad, nvram, memory mapping, optimization, memory technology, cpu
Disciplines:Geheugenmanagement, Architectuur van het computersysteem
Project type:PhD project