Verticale IIIV Poort Overal Nanoraad MOSFETs: Procesintegratie en Contact Resistance Studie

De sleutel tot de voortdurende verbetering van MOSFET-prestaties is schaling. Het verkleinen van het apparaat heeft echter enkele fundamentele beperkingen. Een van de meest voorkomende uitdagingen van transistorschaling is het korte kanaaleffect, waar een gate-all-around-architectuur (GAA) zou kunnen helpen. Bovendien wordt het met laterale apparaten moeilijk om de technologische routekaart uit te breiden tot sub-10nm technologische knooppunten met inachtneming van de schaalregels. Een verticale architectuur is daarom essentieel voor het effectief ontkoppelen van poortlengte-schaling en actief-gebiedsschaling. Verticale nanodraad MOSFET’s met GAA zijn de ultieme oplossing.

Een andere uitdaging van down-scaling is de toename van vermogensdissipatie met de transistordichtheid. Dit vraagt om een wisselwerking tussen de bedrijfsspanning en de schakelsnelheid. Nieuwe kanaalmaterialen zijn dus nodig om spanningsreductie mogelijk te maken zonder de prestaties in gevaar te brengen. III-V samengestelde halfgeleiders zijn aantrekkelijke kandidaten die hoge mobiliteitsladingsdragers bij lage bedrijfsspanningen mogelijk maken. Daarom zullen in dit onderzoek verticale GAA III-V-nanodraadapparaten centraal staan.

Het promotieonderzoek is gericht op het volgende

- Procesintegratie van verticale III-V nanodraadapparaten met top-down benadering

- Het bestuderen van het effect van EOT-schaling, schaling van de nanodraad prestaties en het effect van oppervlakvoorbehandelingen van het kanaal op de apparaatprestaties

- de aanpak van het contactweerstandsprobleem in deze apparaten op nanoschaal door een geschikte teststructuur voor nanodraadweerstand te ontwikkelen

- Elektrische karakterisering en parameterextractie van de nanodraadweerstanden