Ontwerp van stralingsharde tijdsgebaseerde systemen met sub-picoseconde nauwkeurigheid.

Het doel van dit onderzoek was het ontwerp en testen van geïntegreerde CMOS schakelingen voor stralingsharde, tijd-gebaseerde circuits, met picoseconde nauwkeurigheid. Deze zijn ontworpen voor nucleaire toepassingen. De belangrijkste toepassingen waarop dit onderzoek focust, zijn uitlees systemen voor detectoren in deeltjesversnellers en de nodige klokgeneratie circuits voor deze systemen. Tijdens dit onderzoek werd een stralingsharde, picoseconde nauwkeurige Tijd-naar-Digitaal-omvormer (TDC) en een lage ruis klokgenerator ontworpen voor deeltjes detectoren op CERN.

In dit werk wordt een kort overzicht gegeven van de stralingseffecten die optreden in CMOS schakelingen en wordt een introductie gegeven over de ontwerptechnieken in moderne TDCs en klokgeneratoren.

De ontwerptechnieken voor een hoge-resolutie TDC , die nodig zijn om deze schakeling bruikbaar te maken in nucleaire omgevingen, worden besproken. De TDC is gebaseerd op een Delay-Locked Loop (DLL) die twee fase detectoren bevat om de herstelsnelheid, na een verstoring door ioniserende straling, te verhogen. De werking van de DLL zorgt ervoor dat de tijdresolutie van de TDC constant blijft als de chips bestraald worden. Daarnaast heeft de DLL een nieuwe fasedetector die zichzelf kalibreert om de statische offsets te reduceren. Hiervoor werd, voor de eerste keer, een gecorreleerde meeting op de chip toegepast om de offsets tegen te werken. De schakeling werd gefabriceerd in een 40 nm CMOS technologie met een 4.8 ps resolutie. Het vermogenverbruik van de schakeling was 4.8 mW.

TDCs die gebaseerd zijn op een DLL hebben een snelle referentieklok nodig. Voor een 64 kanaal TDC werd er in dit onderzoek een klokgenerator ontworpen om de 40 MHz referentieklok van de Large Hadron Collider (LHC) in CERN te verhogen naar 2.56 GHz met een jitter, lager dan 1 ps. Een stralingsharde Phase-Locked Loop werd ontworpen die zowel een ring oscillator als een LC oscillator bevat om de stralingseffecten in beide schakelingen te bestuderen. De chips werden gefabriceerd in een 65 nm CMOS technologie en werden in een volgende stap bestraald. De bestraling gebeurde tot 600 Mrad met X-stralen om de accumulerende stralingseffecten te meten in de oscillatoren. Daarnaast werden de chips ook bestraald met zware ionen om de single-event effecten te bestuderen. De klokgenerator heeft een vermogenverbruik van 11.7 mW en een geïntegreerde rms jitter van slechts 345 fs. Drievoudige redundantie werd toegepast op de digitale componenten om deze te beschermen tegen fouten. Daarnaast werd een nieuwe implementatie voorgesteld om de fasedetector te beschermen tegen single-event effecten. 

De experimentele resultaten van deze metingen werden gebruikt om een geoptimaliseerde LC oscillator te ontwikkelen waarvan de gevoeligheid voor single-event effecten  meer dan 600 keer minder is in vergelijking met een traditionele oscillator. Deze techniek werd opnieuw experimenteel bevestigd.